(19 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭55—91838

⑤ Int. Cl.³H 01 L 21/60

識別記号

庁内整理番号 6684-5F **砂公開** 昭和55年(1980)7月11日

発明の数 1 審査請求 未請求

(全 2 頁)

69電子装置

20特

顧 昭53-163977

②出 願 昭53(1978)12月29日

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑦出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

四代 理 人 弁理士 最上務

1 発明の名称 電子装置

2. 存許請求の範囲

単一もしくは複数の電子部品と、前配電子部品 の電極を選択的に露出させて前配電子部品の開盟 に一体成形された時電体基板と、前配電子部品の 電像及び誘電体基板上に配線された導電体パター ンからなることを特徴とする電子装置。

3. 発明の詳細な説明

本発明は、単一もしくは複数の電子部品が共通 の支持サブストレートに取りつけられ、配録され た電子装置に関する。

従来、電子部品及び支持サプストレートにより 構成され、ボンデインクレス方法により配録され た電子装置は、別1 包に示す如く、セラミック基 板1上に樹脂シート2が接着され、半導体チップ 3の上面が前配割脂シート2 の上面と同一平面と なるように半導体チップ 3 が振め込まれる。更に 半導体チップ 3 及び樹脂 2 上に暮い樹脂シート 4 が接着されており、フォトエッチング技術により、 半導体チップの電極器 5 が鮮出されるように、寝 い樹脂シート 4 に孔 6 があけられていた。 配線 7 は 薄い樹脂シート 4 上及び孔 6 を通して半導体チップの電極器 5 上に、金嶌被膜を施した後、フォ トエッチング技術を用いて形成されていた。

とのため、製造時得い樹脂シート 4 を要着する 工程及び半導体チップの電極部 5 を露出させるための孔 6 をあけるフォトエッチンク工程が必要であり、また半導体チップ 5 の上面と樹脂シート 2 の上面が同一平面にすることが、函離で不良の原因となつていた。本発明はかかる欠点を除去するためになされたものである。

本発明の一実施例を第2回、第3回、第4回に ついて説明すると、第2回に示す如く半導体チップを別囲に构版8が一体成形され、かつ半導体 チップの電極部5は露出している。さらに第3回 に示す如く、配線7は終1回で説明したのと同様

- 2 -

特開昭55-91838120

な方法で製作される。

このような電子装置によれば、第4回に示した如く、半導体チップ3を射出成形下型9にセットし、更に半導体チップの電電部5に、接触するよなピン10を有する射出成形上型11をセットし、射出成形ゲート12から歯脂を射出することにより、製作することができる。射出成形上型11及び射出成形下型9の半導体チップ3に接触する部分の型精度は土1月程度で仕上げておくことか必要である。

以上の説明においては、配銀7は全具被膜を施 とした後フォトエッチンク技術を用いて形成した が、導電材料を印刷することにより形成してもよ い。また樹脂の成形は、射出成形で説明したがト ランスファモールド、圧組成形、注量等の方法を 用いてもよい。

以上の如く本発明によれば、薄い樹脂シート 4 を経着する工程及び半導体チンプの電配形 5 を露 出するための孔 6 をあけるフォトエッチンク工程 が不安となり工程の短線が可能となる。また半導 体チップ 3 の上面と樹脂シート 2 の上面を同一平面にするという技術的問題点もなくなり良品率向上が可能となる。

4 四面の簡単な説明


第1回は、従来の電子装置の長部断面図。第2 図、第3回は本発明の電子装置の一実施例の長部 断面図。第4回は本発明の電子装置製造方法の一 実施例長部断面図。

1 ……セラミック基板 2 ……樹脂シート 5 ……半導体チップ 4 ……海い樹脂シート 5 ……半導体チップの電楽部 6 ……孔 7 ……配線 8 ……樹脂 9 ……射出成形下型 1 0 ……ピン 1 1 ……射出成形上型 1 2 ……射出成形が一ト。


以一上

出級人 株式会社即助籍工会 代理人弁理士 录 上 務







少 1 図



少 2 图



争 3 图



* 4 B

CLIPPEDIMAGE= JP355091838A

PAT-NO: JP355091838A

DOCUMENT-IDENTIFIER: JP 55091838 A

TITLE: ELECTRONIC DEVICE

PUBN-DATE: July 11, 1980

INVENTOR-INFORMATION:

NAME

TAKEMOTO, FUMIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY N/A

APPL-NO: JP53163977

APPL-DATE: December 29, 1978

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/825,438/FOR.375

ABSTRACT:

PURPOSE: To simplify the working of burying an electronic part into an dielectric, by burying the electronic part, such as a semiconductor element, etc., into the dielectric substrate, such as resin, etc., in such a position that the electrode section is selectively exposed, and also by providing its surface with an electric conductive wiring.

CONSTITUTION: A semiconductor chip 3 is set on the top of an injection mold's bottom mold 9, and a top mold 11 of the injection mold, which has a pin 10 contacting an electrode section 5 of the semiconductor chip, is set over the top. By injecting resin from a gate 12 provided on the

02/24/2003, EAST Version: 1.03.0002

bottom mold of the injection mold, a resin 8 is formed into a continuous piece around the semiconductor chip 3. As the electrode section 5 is exposed when the top and bottom molds are removed, a wiring 7 is provided in such a manner as to allow it to extend over the resin 8 by using photo etching process or printing process. The resin may be formed by using transfer mold, compression forming or injection mold. As this method eliminates necessity of photo-etching process to expose the electrode section, it is possible to shorten an entire fabricating process and improve quality.

COPYRIGHT: (C) 1980, JPO&Japio

(19 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭55—91838

⑤Int. Cl.³H 01 L 21/60

識別記号

庁内整理番号 6684-5F **①公開 昭和55年(1980)7月11日**

発明の数 1 審査請求 未請求

(全 2 頁)

60電子装置

@特

顧 昭53-163977

②出 願 昭53(1978)12月29日

仍発 明 者 竹本二三夫

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

仰代 理 人 弁理士 最上務

明 羅

1 発明の名称 電子装置

2. 毎許請求の範囲

単一もしくは複数の電子部品と、前配電子部品の電極を選択的に露出させて前配電子部品の開題 に一体成形された調電体基板と、前配電子部品の 電極及び調電体基板上に配線された導電体パター ンからなるととを特徴とする電子装置。

3. 発明の詳細な説明

本発明は、単一もしくは複数の電子部品が共通 の支持サブストレートに取りつけられ、配録され た電子装置に関する。

従来、電子部品及び支持サブストレートにより 構成され、ポンデイングレス方法により配銀され た電子装置は、熟1 包に示す如く、セラミック基 板1上に樹脂シート2 が接着され、半導体チンブ 3 の上面が前配樹脂シート2 の上面と同一平面と たるように半導体チップ 3 が緩め込まれる。更に 半導体チップ 3 及び樹脂 2 上に稼い樹脂シート 4 が接着されており、フォトエッチング技術により、 半導体チップの電極器 5 が緩出されるように、 寝 い樹脂シート 4 に孔 6 があけられていた。 配標 7 は 釋い樹脂シート 4 上及び孔 6 を通して半導体チップの電極器 5 上に、金銭被膜を施した後、フォ トェッチング技術を用いて形成されていた。

とのため、製造時存い割脂シート 4 を接着する 工程及び半導体チップの電価部 5 を露出させるための孔 6 をもけるフォトエッチング工程が必要であり、また半導体チップ 3 の上面と割脂シート 2 の上面が同一平面にすることが、困難で不良の原因となつていた。本発明はかかる欠点を除去するためになされたものである。

本発明の一実施例を第2回、第3回、第4回に ついて説明すると、第2回に示す如く半導体チップを開催に相所8が一体成形され、かつ半導体 チップの電極部5は露出している。さらに第3回 に示す如く、配線7は第1回で説明したのと同様

- 2 -

特開昭55-9183812


な方法で製作される。

このような電子装置によれば、第4回に示した如く、半導体チップ3を射出成形下型9にセットし、更に半導体チップの電電部5に、接触するよなピン10を有する射出成形上型11をセットし、射出成形ゲート12から実施を射出することにより、製作することができる。射出成形上型11及び射出成形下型9の半導体チップ3に接触する部分の型精度は土1μ程度で仕上げてかくことが必要である。

以上の説明においては、配線7は金属被膜を施 とした後フォトエッチンク技術を用いて形成した が、導電材料を印刷することにより形成してもよ い。また樹脂の成形は、射出成形で説明したがト ランスファモールド、圧組成形、注型等の方法を 用いてもよい。

以上の如く本発明によれば、薄い樹脂シート 4 を接着する工程及び半導体チップの電電船 5 を露 出するための孔 6 をあけるフォトエッチンク工程 か不安となり工程の短縮が可能となる。また半導


- 3 -



≯1 図



୬ 2 €



净 3 图

体チップ 3 の上面と背脂シート 2 の上面を同一平面にするという技術的問題点もなくなり良品率向上が可能となる。

4 色面の簡単な説明


第1 図は、従来の電子装置の長部所面図。第2 図、第5回は本発明の電子装置の一実施例の景部 断面図。 84 図は本発明の電子装置製造方法の一 実施例景部所面図。

1 ……セラミック基板 2 ……機脂シート 3 ……半導体チップ 4 ……専い樹脂シート 5 ……半導体チップの電郵部 6 ……孔 7 ……配線 8 ……樹脂 9 ……射出成形下型 1 0 ……ピン 11 ……射出成形上型 1 2 ……射出成形ゲート。

ld E

出頭人 株式会社牌助得工会 (2) 代理人弁理士 最 上 初





* 4 B

CLIPPEDIMAGE= JP355091838A

PAT-NO: JP355091838A

DOCUMENT-IDENTIFIER: JP 55091838 A

TITLE: ELECTRONIC DEVICE

PUBN-DATE: July 11, 1980

INVENTOR-INFORMATION:

NAME

TAKEMOTO, FUMIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY N/A

APPL-NO: JP53163977

APPL-DATE: December 29, 1978

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/825,438/FOR.375

ABSTRACT:

PURPOSE: To simplify the working of burying an electronic part into an dielectric, by burying the electronic part, such as a semiconductor element, etc., into the dielectric substrate, such as resin, etc., in such a position that the electrode section is selectively exposed, and also by providing its surface with an electric conductive wiring.

CONSTITUTION: A semiconductor chip 3 is set on the top of an injection mold's bottom mold 9, and a top mold 11 of the injection mold, which has a pin 10 contacting an electrode section 5 of the semiconductor chip, is set over the top. By injecting resin from a gate 12 provided on the

02/24/2003, EAST Version: 1.03.0002

bottom mold of the injection mold, a resin 8 is formed into a continuous piece around the semiconductor chip 3. As the electrode section 5 is exposed when the top and bottom molds are removed, a wiring 7 is provided in such a manner as to allow it to extend over the resin 8 by using photo etching process or printing process. The resin may be formed by using transfer mold, compression forming or injection mold. As this method eliminates necessity of photo-etching process to expose the electrode section, it is possible to shorten an entire fabricating process and improve quality.

COPYRIGHT: (C) 1980, JPO&Japio